## ⑩ 日本国特許庁(JP)

① 特許出題公開

# ⑩ 公 開 特 許 公 報 (A) 平2-124629

⊕Int.Cl. ⁵		識別記号	庁内整理番号	@公開	平成2年(1990)5月11日
H 03 K G 08 F H 03 K	17/04 3/00 17/16 17/687	E J D	8124—5 J 8323—5B 8124—5 J		
	19/094 19/096	. <b>B</b> .	8326—5 J 8326—5 J 8214—5 J	H 03 K 19/094 17/68 穿査請求 未請求	

**国発明の名称** 

バス駆動回路

②特 顯 昭63-278869

②出 願 昭63(1988)11月2日

•

70 発明者 五十嵐 初日出70 出願人 日本電気株式会社

東京都港区芝 5丁目33番 1号 日本電気株式会社内

東京都港区芝 5 丁目33番 1 号

19代理人 弁理士内原 晋

#### 明 細 書

1 発明の名称

パス駆動回路

#### 2. 特許請求の範囲

- (1) クロックダが"0"のときオンしかつクロックダが"1"で書き込み信号Wが"1"のときオンコの NMOSPETが電源とパスの間にあり、クロックダが"0"のときオフしかつクロックダが"1"で書き込み信号Wが"1"のときオフする第二の NMOSPETがパスと接地間にあり、これによりパス出力回路を形成し、クロックダが"0"のときオンし"1"のときオンコるPMOSPETが電源と読み出し場のにあり、ゲートが"1"に固定された第三のNMOSPETが読み出し端とパスの間に接続され、前記読み出し端からパス信号を取り出す事を特象とするパス駆動回路。
- (2) クロックダが 0 0ときオンしかつクロッ

クダが"1"で書き込み信号Wが"1"のとき オンする第一のNMOSFRTが電源とバスの間 にあり、クロックダが"0"のときオフしかつ クロックダが"1"で書き込み信号Wが"1" のときオフする第二のNMOSFRTがバスと接 地間にあり、これによりパス出力回路を形成し、 クロックダが"0"のときオンしクロックダが "1"で読み出し信号Rが"0"のときオント るPMOSFRTが電源と読み出しかっかが "1"で読み出し信号Rが"1"のときオフラが "1"で読み出し信号Rが"1"のときオフラが "1"で読み出し信号Rが"1"のときオフラが "1"で読み出し信号Rが"1"のときオフラが "1"で読み出し信号Rが"1"のときオフラが 3第三のNMOSFRTが読み出し始とバスの間 に接続され、前記読み出し強からバス信号を取 り出す事を特徴とするパス駆動回路。

#### 3. 発明の詳細な説明

(産業上の利用分野) 本発明はバス駆動回路に関する。

〔従来の技術〕

従来、この種のパス駆動回路は第4回に示すよ

うになっていた。

~

第4回に示すパス駆動回路は、クロックダがグ ートに入力されたPMOSFET M11 が電源とバ スの間につながりパスプリチャージ回路を構成し、 クロックダをインパーダ L11を使い反転した信 号と、パス書を込み信号WをNOB回路L12を 使い論理をとった信号をNMOSFET M12 のゲ ートに入力しパスとGNDの間にNMOSFET M12 をつなぎパス出力回路を構成する。一方パ ス信号の読み出し回路は、通常のクロックドイン バータ (PMOSFET M13,M14,NMOSFET M15,M16で構成されている。)の入力がパスに つながりコントロールゲートの PMOSFET M13 化比號出し借号RがまたNMOSFET M16 には RをインパータL15で反転した信号が加わりと のクロックドインパータの出力にはラッチ回路が つながっている。

第3図は動作説明図であり、各トランジスタの 状態を示している。

まずパスプリチャージ期間はパスを"1"にブ

きくする。するとドレイン容量も大きくなってしまう。

実際にはパスの容量のかなりの部分をとのドレイン容量が占めている。この時のパスの容量を C とするとことに書えられている電荷 Q は

$$Q = C \times V_{\mathbf{p}} \qquad \cdots \qquad (1)$$

となる。との電荷QはNMOSFET M2のドレイン電流-電圧特性で決まる電流 In に従って放電される。

$$-\frac{dQ}{dt} = -I_{p} \quad \cdots \qquad (2)$$

"(2)式に(1)式を代入し整理するど

$$d t = C \frac{d V_{D}}{1_{D}}$$

$$\therefore T = C \int_{0}^{V_{\overline{D}}} dV \cdots (3)$$

パスの脱出し国路は CMO8インパータの論理しきい値つまり約  $V_D$ /2の所で判定しているが、 $V_D$  ~  $V_D$ /2の間では  $I_D$  はほぼ一定であり、従って(3) 式は

リチャージする為クロックダが"0"のNPMO8 PET M11をオンさせNMOSFET M12をオ フさせている。ペス出力回路はクロックダが"1" で書き込み信号Wが"0"の時のみNMOSFET M12をオンさせパスを"0"にしている。

既み出し国路は読み出し信号。 Bが "0" の時 選択されたクロックドインパータが開きパスのデータをラッチへ伝える。 なお読み出し信号 Bが "0"になるのはクロックタが"1" の場合に限 られる。もし読み出し信号 Bが"1" の時は非選 択の状態でクロックドインパーターは閉じパスの 電位に関係なくデータは以前の状態をラッチし続 ける。

パス駆動回路はパスの電位を電源電圧 V<sub>D</sub> 塩プリチャージするので出力回路から "0" が出力されパスが "0" ヘディスチャージされる時間に限界がある。

パスには多数のパス出力回路がつながっているが、前述のように少しでもディステャージの時間を短くしようとNMOSFET M12 の大きさを大

- 4 -

$$T = \frac{C}{I_D} \times (V_D - \frac{V_D}{2}) \cdots \cdots (4)$$

となりディステャージ時間でを早めるにはCを小さくするか Ip を大きくすれば良いが前述の理由により無理であり、またプリチャージレベル Vp を下げれば何様に早くなるが CMOSインパータの論理しきい値 Vp/2 は変わらない。ここでパスアクティブ期間でパスが "1" を出力する時はパスの浮遊容量のみでこの "1" レベルを維持するととになる。

一般のICではパスは何本もありその他クロック等の信号線が数多くある為とのパスのような保持ラインはノイズが乗る為プリティージレベルと CMOBインパーターの論理しきい値の差を締めると興動作するので縮める事ができない。

(発明が解決しようとする課題)

・上述した従来のパス駆動回路は、動作速度が遅 く、対ノイズ性が悪いという欠点があった。

〔課題を解決するための手段〕

第1の発明のパス駆動回路は、クロックタが

"0"のときオンしかつクロックダが"1"で書き込み信号Wが"1"のときオンする第一のNMOSFETが電源とパスの間にあり、クロックダが"1"で書き込み信号Wが"1"のときオフする第二のNMOSFETが成と接地間にあり、これによりパス出力回路を形成し、クロックダが"0"のときオンするPMOSFETが電源と読み出し端の間にあり、ゲートが"1"に固定された第三のNMOSFETが読み出し端とパスの間に接続され、前記読み出し端からパス信号を取り出するとを含んで構成される。

9

第2の発明のパス駆動回路は、クロックダが "0"のときオンしかつクロッタダが"1"で書き込み信号Wが"1"のときオンする第一のNM OSFETが電源とパスの間にあり、クロックダが "0"のときオフしかつクロックダが"1"で書き込み信号Wが"1"のときオフトかつクロックダが"1"で書き込み信号Wが"1"のときオフする第二のNM OSFETがパスと接地間にあり、これによりバス 出力回路を形成し、クロックダが"0"のときオ

**-7-**

次にゲートにクロックメが入力されソースが電際につながっているPMOSPET M3のドレインと、ゲートが電源、ソースがペスにつながっているNMOSPET M4のドレインが接続し、ことにPMOSPET M5、M6、NMOSPET M7、M8で構成されるクロックドインパータの入力が接続され、出力にはインパータした。L6で構成されるラッチ国路が接続されている。

なおクロックドインペータを構成するPMOSPET M5 とNMOSFBT M8には読み出し信号RとそれをインペータL7で反転した信号を加える。とのようにして読み出し国路が構成されている。

次にこの四路の動作を第2図を用いて説明する。 まずパスプリテャーシ期間はパスを"1<sup>\*</sup>"にプ リチャーシする為タロックダが"0"の間NMO8 FET M1 と PMO8FET M3をオンNMO8FET M2をオフさせている。ことでプリテャーシする レベルを"1<sup>\*</sup>"と機能した理由は第2図に示され、 る。

パス出力回路はタロックダが"1"で書き込み

ンレクロックダが"1"で読み出し信号Rが"0"のときオフするPMOSFETが電源と読み出し始の間にあり、タロックダが"0"のときオンレクロックダが"1"で読み出し信号Rが"1"のときオフする第三のNMOSFETが読み出し端とパスの間に接続され、前記読み出し端からパス信号を取り出す事とを含んで構成される。

#### (実施研)

次に、本発明について図面を参照して説明する。 第1図は本発明の第1の実施例を示す図路図で ある。

書き込み信号WをインパータL1で反転したものとクロックダとをNAND回路L3で論理を取り、ドレインが電源にソースがパスにつながった NM OSFET M1のゲートに入力する。さらにクロックダをインパータL2で反転したものと書き込み信号WとをNOB回路L4で論理を取り、ドレインがパスにソースが接地されたNMOSFET M2 のゲートに入力する。以上の様にパス出力回路が構成されている。

**-8** -

信身wが \* 0 \* の時のみM2をオンさせパスを \* 0 \* 化している。

就み出し回路は既み出し信号豆が"0"の時パスのデータをラッチに伝える。なお豆が"0"になるのはクロックタが"1"の場合に限られる。

クロックドインパータの入力にPMOSFET M3,NMOSFET M4で構成される回路はレベル 変換回路でパスのレベルは"1\*\*+→\*0"の関を変化するが"1\*\*のレベルが電源よりもPMOSFET のしきい値より低いと本来"1"が入力されればオフするはずのPMOSFET M6がオンし続け電流がこのクロックドインパータに洗れてしまう。

ところがパスには通常数多くの説み出し回路がつながっている為全体では過大な電力を消費してしまうと言う事を防ぐ為、プリチャージ期間はクロックドインパータのゲートは"1"にプリチャージしている。またこの時パスはM4を通しM1と同じように"1\*"にプリチャージしている。

パスアクティブの期間はクロックダが"1"で

- - - - -

NMOSFET M1及びPMOSFET M3はオフし、 もし書き込み信号Wが 0 の時はNMOSFET M1が再びオンレパス電位を 1\*\*\* に無持しWが 1.\*\* の時はNMOSFET M1がオフ、M2がオ ンレパスを 0 でにする。

なお読み出し回路が選択された場合(B=0)に はクロックドインパータが開きラッチへ信号が伝 わるが非選択の時(B=1)はクロックドインパー 夕間じてしまいラッチのデータが保持される。

パスを高速にするには(4)式を見ればわかるよう。 にCを小さくするか Ip を大きくすれば良いが実 際にはできない事を前に述べた。

しかしこれ以外に Vp を下げればTを知くする 事ができる。但しCMO8回路は Vp を下げるとス イッチングスピードが遅くなる性質をもっている ので単純には下げられない。

本発明はとの点に注目してパスの電位のみ通常の電源より低くしパスの充放電時間を短くすると 共に読み出し回路、書き込み回路の電源は以前の 通りのままでととでのスピード劣質がおきないよ

**-11** 

M26,NMOSFET M27,M28で構成されるクロックドインパータに入力されたの出力はインパータL5,L6で構成されるラッチに入力される。

次にとの動作を第2図を用いて説明する。

まずパスプリチャーシ期間はパスを"1\*"にプリチャーシする為クロックダが"0"の間NMOS PET M1, M24, PMOSFET M23をオンさせている。

パス出力回路の動作は第1の実施例と同じ、読み出し回路は読み出し信号Rが"0"の選択時PMOSFET M23をオフ、NMOSFET M24をオンさせM26~M28で構成されるクロックドインパータを開きラッチにパスの信号を伝える。

もし読み出し信号Rが"1"で非選択の時は
NMOSFET M24 はオフしPMOSFET M23,
NMOSFET M24 のドレイン容量及びクロック
ドインパータの入力容量をパスから切り離す。

通常パスは1ヶ所のみ選択される為パスの容量 が放りその分だけ高速にスイッチングする事がで きるようになる。 りに考えられている。

\*1\*\*のレベルはバスの書き込み信号により
NMOSFET M1がオンして出力しているもので
とれによりパスのインピーダンスは従来の電荷を
保持するものにくらべ大幅に低下している。との
為従来問題となっていたIC内部で発生するノイ
スの影響はほとんど受けない。

第3図は本発明の第2の実施例を示す回路図で ある。

パス出力回路は第1の実施例と同じであり、就 み出し図路はクロックダをインパータL8で反転 した信号と読み出し信号RとをNOR回路L9で 論理をとった後ソースを電源につないだPMOSFET M23 のゲートに入力する。PMOSFET23のド レインはNMOSFET M24 のドレインとつなが りソースはパスにつながっている。

NMOSFET M24 のゲートにはクロックダと 銃み出し信号RをNAND回路L10で論理をとっ た信号を加えている。そしてPMOSFET M23 とNMOSFET M24 の接続点からPMOSFET

-12-

クロックドインバータはPMOSFETが1つ少ないが、これは読み出し信号が"1"の時はクロックドインパータの入力が常に"1"である事が保証されているのでPMOSFET M26 は必ずオフになるから省略したもので普通のクロックドインパータを使っても良い。

### (発明の効果)


以上脱明したように本発明によれば三貫高速で動作するパス駆動回路が実現でき高速のCMOS集積回路に使用できると言う効果がある。また従来は浮遊容量のみでパスのハイレベルが維持されていたのに対し本発明はDCレベルを出力しているので対ノイズ性に優れるという効果がある。


#### 4 図面の簡単な説明

第1図は本発明の第1の実施例を示す回路図、 第2図は第1図の動作説明図、第3図は本発明の 第2の実施例を示す回路図、第4図は従来の一例 を示す回路図、第5図は第4図の動作説明図であ M1,M2,M4,M7,M8,M12,M15,M16,M24,M27,M28… NMOSFET、M3,M5,M6,M11,M13,M14,M23,M26… PMOSFET、L1,L2,L5,L6,L7,L8,L11,L13,L14,L15…インペータ、L3,L4,L9,L10,L12…論理回路。

代理人 弁理士 内 原 質

-15-





			Mı	M <sub>2</sub>	Мз	M4	M5 M8	Mz	Mz4	M28
バスアゾチャーラ 期間(0=0)			·				!	9	0N	OFF
バスアクティブ	爲択	ハス=0	Ott	ON	Off	on	on	Off	on	on
期間	(R-0)	ハス=1	on	Off	Off	on	on	Off	on	on
$(\emptyset=1)$	門塞沢(下1)		*	*	on	on	Off	on	Off	Off

米 不定 但しM1,M2共にOnはない。

第 2 図